《基于动态可重构技术实现PUF的系统及方法.pdf》由会员分享，可在线阅读，更多相关《基于动态可重构技术实现PUF的系统及方法.pdf（10页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 2.0 (22)申请日 2020.01.16 (71)申请人 南京航空航天大学 地址 江苏省南京市江宁区将军大 道29号 申请人 南瑞集团有限公司 南京南瑞信息通信科技有限公司 国网浙江省电力有限公司 国网浙江省电力有限公司温州供电 公司 国家电网有限公司 (72)发明人 陈云鹏崔益军韦子韦刘伟强 王成华黎江张虎张子谦 徐睿马锋陈梦娴蔡怡挺 朱犇王佑 (74)专利代理机构 南京瑞弘专利商标事务所 (普通合伙) 32249 代理人 刘珊珊 (51。

2、)Int.Cl. G06F 30/34(2020.01) (54)发明名称 一种基于动态可重构技术实现PUF的系统及 方法 (57)摘要 本发明提出一种基于动态可重构技术实现 PUF的系统及方法， 本发明通过FPGA实现PUF结 构， 利用FPGA动态可重构技术， 让FPGA在运行期 间部分的被重新配置， 而不中断其余部分的工 作。 本发明将CRO区域作为重构区域， 同时保持其 他部分的功能不变， 可以部分地更换CRO区域中 的RO结构， 以此改变电路的延迟特性。 本发明可 以在增加产生的激励响应对数量的同时减少硬 件资源消耗， 并且还能提高建模攻击的难度。 权利要求书2页 说明书4页 附图3。

3、页 CN A 2020.06.16 CN A 1.一种基于动态可重构技术实现PUF的系统， 其特征在于， 包括： 存储器和FPGA模块； 存储器用于存储FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设计配 置文件； FPGA模块用于实现PUF结构， 包括： 编程系统、 控制模块、 可重构环形振荡器、 计数器和 比较器， 控制模块、 可重构环形振荡器、 计数器和比较器组成PUF， 所述PUF中的可重构环形 振荡器为可配置区域， 由编程系统加载存储在存储器中的可重构环形振荡器结构设计配置 文件并进行配置实现； 控制模块产生使能信号和能够形成有效震荡。

4、的配置信号并发送给配置好的可重构环 形振荡器， 同时， 控制模块产生计数器的定时控制信号， 用于控制计数器的计数时间； 可重构环形振荡器根据配置信号和使能信号产生具有唯一频率的振荡信号， 计数器统 计设定时间内的振荡次数； 最后通过比较器比较连续两次计数器上传的计数值来获得比特 输出， 也就是响应信号； 相邻的两次计数值有以下产生方式： 对于不同结构的可重构环形振荡器， 控制模块产生同一配置信号， 计数器分别对两次 震荡信号进行统计， 得到两次计数值； 对于不同结构的可重构环形振荡器， 控制模块产生不同配置信号， 计数器分别对两次 震荡信号进行统计， 得到两次计数值； 对于相同结构的可重构环形。

5、振荡器， 控制模块产生不同配置信号， 计数器分别对两次 震荡信号进行统计， 得到两次计数值。 2.根据权利要求1所述的一种基于动态可重构技术实现PUF的系统， 其特征在于， 所述 可重构环形振荡器的结构包括： CRO结构、 RRO结构和XRRO结构。 3.一种基于动态可重构技术实现PUF的方法， 其特征在于， 所述方法基于权利要求1至2 任意一项所述系统实现， 包括步骤： (1)预先生成FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设计配置文 件， 并存储在存储器中； (2)激活系统后， 编程系统从存储器加载FPGA整体结构配置文件和任意一个可重构环 形振荡器结构设计配置文件， 然后。

6、根据可重构环形振荡器结构设计配置文件实现可重构环 形振荡器， 同时根据FPGA整体结构配置文件在其他区域上实现PUF的其余模块； (3)控制模块产生使能信号和配置信号发送给可重构环形振荡器， 并同时产生计数器 的定时控制信号发送给计数器； 计数器统计设定时间内的振荡次数， 发送给比较器； (4)编程系统重新加载一个不同的可重构环形振荡器结构设计配置文件实现可重构环 形振荡器， 控制模块产生与上一次相同或不同的使能信号和配置信号， 通过新的可重构环 形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发送给比较器； 或， 保持上一次加载的可重构环形振荡器结构不便， 控制模块产生与上一次。

7、不同的配置信 号， 通过可重构环形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发送给 比较器； (5)比较器比较连续两次计数器的计数值来获得响应信号； (6)重复执行步骤(4)到(5)， 直至产生足够的响应信号。 4.根据权利要求3所述的一种基于动态可重构技术实现PUF的方法， 其特征在于， 还包 权利要求书 1/2 页 2 CN A 2 括步骤： 当同一个可重构环形振荡器结构通过不同配置信号产生响应的次数达到阈值C时， 所 述编程系统重新加载新的可重构环形振荡器结构设计配置文件； 所述阈值C用于避免攻击 者通过获取足够次数的响应信号预测PUF的输出。 权利。

8、要求书 2/2 页 3 CN A 3 一种基于动态可重构技术实现PUF的系统及方法 技术领域 0001 本发明涉及可重构环形振荡器物理不可克隆函数领域， 尤其是一种基于动态可重 构技术实现PUF的系统及方法。 背景技术 0002 随着物联网(IOT)的迅速发展， 数以十亿计的节点被连接起来。 虽然这为我们交换 信息创造了极大的便利， 但同时也带来了严重的安全和隐私问题， 这对物联网行业是一个 巨大的挑战。 与传统的软件安全相比， 硬件安全会增加攻击的成本和难度， 且更适用于资源 受限的物联网设备， 这促使物理不可克隆函数(PUF)的发展。 PUF是一种用于从集成电路 (IC。

9、)中提取独特的数字指纹的电路。 任意两个芯片， 即便它们的结构完全相同， 由于制造差 异它们之间也会存在细微的差别。 PUF利用这些差异为每个芯片生成唯一的身份标识， 由于 这些差异都是随机的， 因此这些标识是无法克隆的。 0003 至今为止， 已经有大量的PUF电路结构被提出， 其中仲裁器PUF， SRAM-PUF， RO PUF 以及它们的变体是最受欢迎的。 但是， 并不是所有类型的PUF都适合在FPGA上实现。 基于环 形振荡器(RO)的PUF设计是一种更适于FPGA的结构。 然而， 由于RO阵列中的每一个RO只能输 出一个频率， 为了产生足够的响应， 需要实现大量的RO， 因此这种设计。

10、将占用大量的硬件资 源， 且利用效率很低。 发明内容 0004 发明目的： 为克服现有技术的不足， 本发明提出一种基于动态可重构技术实现PUF 的系统及方法， 可以在增加产生的激励响应对数量的同时减少硬件资源消耗， 并且还能提 高建模攻击的难度。 0005 技术方案： 为实现上述目的， 本发明提出以下技术方案： 0006 一种基于动态可重构技术实现PUF的系统， 包括： 存储器和FPGA模块； 0007 存储器用于存储FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设 计配置文件； 0008 FPGA模块用于实现PUF结构， 包括： 编程系统、 控制模块、 可重构环形振荡器、 计数 器。

11、和比较器， 控制模块、 可重构环形振荡器、 计数器和比较器组成PUF， 所述PUF中的可重构 环形振荡器为可配置区域， 由编程系统加载存储在存储器中的可重构环形振荡器结构设计 配置文件并进行配置实现； 0009 控制模块产生使能信号和能够形成有效震荡的配置信号并发送给配置好的可重 构环形振荡器， 同时， 控制模块产生计数器的定时控制信号， 用于控制计数器的计数时间； 0010 可重构环形振荡器根据配置信号和使能信号产生具有唯一频率的振荡信号， 计数 器统计设定时间内的振荡次数； 最后通过比较器比较连续两次计数器上传的计数值来获得 比特输出， 也就是响应信号； 相邻的两次计数值有以下产生方式： 。

12、0011 对于不同结构的可重构环形振荡器， 控制模块产生同一配置信号， 计数器分别对 说明书 1/4 页 4 CN A 4 两次震荡信号进行统计， 得到两次计数值； 0012 对于不同结构的可重构环形振荡器， 控制模块产生不同配置信号， 计数器分别对 两次震荡信号进行统计， 得到两次计数值； 0013 对于相同结构的可重构环形振荡器， 控制模块产生不同配置信号， 计数器分别对 两次震荡信号进行统计， 得到两次计数值。 0014 具体的， 所述可重构环形振荡器的结构包括： CRO结构、 RRO结构和XRRO结构。 0015 本发明还提出一种基于动态可重构技术实现PUF的方法，。

13、 所述方法基于所述系统 实现， 包括步骤： 0016 (1)预先生成FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设计配 置文件， 并存储在存储器中； 0017 (2)激活系统后， 编程系统从存储器加载FPGA整体结构配置文件和任意一个可重 构环形振荡器结构设计配置文件， 然后根据可重构环形振荡器结构设计配置文件实现可重 构环形振荡器， 同时根据FPGA整体结构配置文件在其他区域上实现PUF的其余模块； 0018 (3)控制模块产生使能信号和配置信号发送给可重构环形振荡器， 并同时产生计 数器的定时控制信号发送给计数器； 计数器统计设定时间内的振荡次数， 发送给比较器； 0019 (。

14、4)编程系统重新加载一个不同的可重构环形振荡器结构设计配置文件实现可重 构环形振荡器， 控制模块产生与上一次相同或不同的使能信号和配置信号， 通过新的可重 构环形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发送给比较器； 0020 或， 0021 保持上一次加载的可重构环形振荡器结构不便， 控制模块产生与上一次不同的配 置信号， 通过可重构环形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发 送给比较器； 0022 (5)比较器比较连续两次计数器的计数值来获得响应信号； 0023 (6)重复执行步骤(4)到(5)， 直至产生足够的响应信号。 0024 进一步的， 。

15、所述方法还包括步骤： 0025 当同一个可重构环形振荡器结构通过不同配置信号产生响应的次数达到阈值C 时， 所述编程系统重新加载新的可重构环形振荡器结构设计配置文件； 所述阈值C用于避免 攻击者通过获取足够次数的响应信号预测PUF的输出 0026 有益效果： 与现有技术相比， 本发明具有以下优势： 0027 1、 与现有的PUF结构相比， 消耗的硬件资源更少且产生的CRP数量更多； 0028 2、 增加建模攻击的难度， 具有更好的安全性。 附图说明 0029 图1为本发明的动态重构机制的框图； 0030 图2为本发明的实施例中在重构区域中实现的RO结构； 0031 图3为两个不同类型的可重构环。

16、形振荡器结构在FPGA上的配置过程； 0032 图4为本发明的整体流程图。 说明书 2/4 页 5 CN A 5 具体实施方式 0033 下面结合附图和具体实施例对本发明作更进一步的说明。 0034 本发明提出一种基于动态可重构技术实现PUF的系统， 如图1所示包括： 存储器和 FPGA模块； 0035 存储器用于存储FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设 计配置文件； 0036 FPGA模块用于实现PUF结构， 包括： 编程系统、 控制模块、 可重构环形振荡器、 计数 器和比较器， 控制模块、 可重构环形振荡器、 计数器和比较器组成PUF， 所述PUF。

17、中的可重构 环形振荡器为可配置区域， 由编程系统加载存储在存储器中的可重构环形振荡器结构设计 配置文件并进行配置实现； 0037 控制模块产生使能信号和能够形成有效震荡的配置信号并发送给配置好的可重 构环形振荡器， 同时， 控制模块产生计数器的定时控制信号， 用于控制计数器的计数时间； 0038 可重构环形振荡器根据配置信号和使能信号产生具有唯一频率的振荡信号， 计数 器统计设定时间内的振荡次数； 最后通过比较器比较连续两次计数器上传的计数值来获得 比特输出， 也就是响应信号； 相邻的两次计数值有以下产生方式： 0039 对于不同结构的可重构环形振荡器， 控制模块产生同一配置信号， 计数器分别。

18、对 两次震荡信号进行统计， 得到两次计数值； 0040 对于不同结构的可重构环形振荡器， 控制模块产生不同配置信号， 计数器分别对 两次震荡信号进行统计， 得到两次计数值； 0041 对于相同结构的可重构环形振荡器， 控制模块产生不同配置信号， 计数器分别对 两次震荡信号进行统计， 得到两次计数值。 0042 本发明还提出一种基于动态可重构技术实现PUF的方法， 所述方法基于所述系统 实现， 包括步骤： 0043 (1)预先生成FPGA整体结构配置文件和不同类型的可重构环形振荡器结构设计配 置文件， 并存储在存储器中； 0044 (2)激活系统后， 编程系统从存储器加载FPGA整体结构配置文件。

19、和任意一个可重 构环形振荡器结构设计配置文件， 然后根据可重构环形振荡器结构设计配置文件实现可重 构环形振荡器， 同时根据FPGA整体结构配置文件在其他区域上实现PUF的其余模块； 0045 (3)控制模块产生使能信号和配置信号发送给可重构环形振荡器， 并同时产生计 数器的定时控制信号发送给计数器； 计数器统计设定时间内的振荡次数， 发送给比较器； 0046 (4)编程系统重新加载一个不同的可重构环形振荡器结构设计配置文件实现可重 构环形振荡器， 控制模块产生与上一次相同或不同的使能信号和配置信号， 通过新的可重 构环形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发送给比较器；。

20、 0047 或， 0048 保持上一次加载的可重构环形振荡器结构不便， 控制模块产生与上一次不同的配 置信号， 通过可重构环形振荡器产生震荡信号， 通过计数器统计设定时间内的振荡次数， 发 送给比较器； 0049 (5)比较器比较连续两次计数器的计数值来获得响应信号； 0050 (6)重复执行步骤(4)到(5)， 直至产生足够的响应信号。 说明书 3/4 页 6 CN A 6 0051 本发明利用动态可重构技术， 可以让FPGA在运行期间部分的被重新配置， 而不中 断其余部分的工作。 虽然不同的可重构RO PUF设计具有不同的逻辑可重构RO结构， 但是它 们都具有相同的计数。

21、器， 比较器和数据接口。 本发明将CRO区域作为重构区域， 同时保持其 他部分的功能不变， 如图1所示， 其可以部分地更换CRO区域中的RO结构， 以此改变电路的延 迟特性。 0052 下面通过具体实施例对本发明进行进一步阐述。 0053 实施例： 0054 在图1中， CRO区域可以通过加载不同类型的配置文件实现不同的可重构RO设计， 本实施例给出如图2所示的CRO， RRO和XRRO， 图中的s0到sn为配置信号。 CRO由两个反相器和 一个多路选择器组成， 可配置信号用于选择环中的反相器。 基于相同的可配置基元， RRO使 用可配置信号来选择多路选择器内部的数据传输路径以提取工艺差异。 。

22、与CRO和RRO不同， XRRO利用异或门作为可配置基元， 并且异或门的一个输入用作配置信号， 用来控制异或门 的工作状态逻辑等效为反相器或为缓冲器。 本实施例虽未给出现有的其他可重构RO设计， 但所有可重构RO设计也应包含在本发明的保护范围中。 0055 PUF的整体结构设计和不同类型的可重构RO设计存储在外部存储器中。 编程系统 (PS)可以访问外部存储器， 可以配置和重新配置FPGA。 激活系统后， PS将可重构RO设计从外 部存储器加载到CRO区域， 同时在其他区域上实现PUF的其余模块。 通常， RO PUF的激励和响 应是一对一的， 但是本发明所提出的PUF结构可以实现一个激励对应。

23、于多个不同的响应。 通 过改变在CRO区域中实施的可重构RO类型或布置位置， 可以在不改变激励的情况下产生不 同的响应。 而且在此PUF结构受到建模攻击的攻击时， 构建目标PUF模型的难度将大大增加， 因为攻击者很难判断目前正在使用的是哪种可重构RO结构。 0056 图3显示了两个FPGA上的重新配置过程。 对于两个FPGA上的相同PUF或同一FPGA上 的不同PUF， 可重构RO可能具有不同的频率。 在图3中， 颜色较暗的CLB表示在此处实现的可 重构RO的频率较高。 横向来看， 当相同区域中的可重构RO结构被动态重构为另一种结构时， 两次实现结果的频率可能并不相同， 因此产生的PUF响应也。

24、会随之改变。 0057 图4说明了动态可重构过程的详细过程。 在启动系统后， 通过编程系统随机地从外 部存储器中选择一个配置文件配置FPGA， 并向PUF输入激励信号。 每当激励改变时， 都会输 出一次响应， 同时对输出的次数进行计数。 对于攻击者来说， 必须要采集足够多的激励响应 对才能有效的预测PUF的输出， 当采集的样本数量小于阈值C的时候， 可以保证PUF是安全 的。 因此当同一个RO结构产生响应的次数达到阈值C时， 及时地将这个结构弃用， 并从外部 存储器中选择未使用过的配置文件重新配置FPGA， 并且一直重复这个过程。 0058 以上所述仅是本发明的优选实施方式， 应当指出： 对于本技术领域的普通技术人 员来说， 在不脱离本发明原理的前提下， 还可以做出若干改进和润饰， 这些改进和润饰也应 视为本发明的保护范围。 说明书 4/4 页 7 CN A 7 图1 图2 说明书附图 1/3 页 8 CN A 8 图3 说明书附图 2/3 页 9 CN A 9 图4 说明书附图 3/3 页 10 CN A 10 。